PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-133857

(43)Date of publication of application: 10.05.2002

(51)Int.CI.

G11C 11/22 G11C 14/00

(21)Application number: 2000-333160

(71)Applicant: FUJITSU LTD

(22)Date of filing:

31.10.2000

(72)Inventor: YAMAMOTO AKIRA

KAWASHIMA SHOICHIRO


(54) DATA READ-OUT CIRCUIT, DATA READ-OUT METHOD AND DATA STORAGE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a highly-reliable data storage device reduced in power consumption, and to provide a data read-out circuit and a data read-out method to be adopted into the device

SOLUTION: This data storage device which comprises a bit line BL, and a memory cell (ferroelectric capacitor CF) connected to the bit line BL is provided with a capacitor C5 for accumulating supplied electric charges, a negative voltage generating circuit 9 and a P-channel MOS transistor T2, Vth generating circuit 11 and a feedback circuit 13, by which the electric charges accumulated in the memory cell according to stored data and outputted to the bit line BL at the time of reading the data are transferred to the capacitor 5, a sense amplifier circuit 5 for amplifying the voltage generated from the electric charges accumulated in the capacitor C5 and reading the data stored in the memory cell.

本発明の実施の形態に係る強硬を体メモリの構成を示す回路図



LEGAL STATUS

[Date of request for examination]

18.12.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-133857 (P2002-133857A)

(43)公開日 平成14年5月10日(2002.5.10)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G11C 11/22

14/00

G11C 11/22

5B024

11/34

352A

審査請求 未請求 請求項の数10 OL (全 9 頁)

(21)出願番号	特顧2000-333160(P2000-333160)	(71)出顧人 000005223
		富士通株式会社
(22) 出顧日	平成12年10月31日(2000.10.31)	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 山本 彰
	·	神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 川嶋 将一郎
		神奈川県川崎市中原区上小田中4丁目1番
	•	1号 富士通株式会社内
		(74)代理人 100070150
		弁理士 伊東 忠彦
		Fターム(参考) 5B024 AA01 BA02 BA05 BA27 BA29
		CAO7


(54) 【発明の名称】 データ読み出し回路とデータ読み出し方法及びデータ記憶装置

(57)【要約】

【課題】 信頼性が高く消費電力が低減されたデータ記 憶装置と、該装置において採用されるデータ読み出し回 路及びデータ読み出し方法を提供する。

【解決手段】 ビット線BLと、ビット線BLに接続さ れたメモリセル(強誘電体コンデンサCF)とを含むデ ータ記憶装置であって、供給された電荷を蓄積するキャ パシタC5と、記憶されるデータに応じてメモリセルに 蓄積され、データの読み出し時にビット線BLへ出力さ れた電荷をキャパシタC5へ転送するためのマイナス電 圧発生回路9とPチャネルMOSトランジスタT2、V th発生回路11及びフィードバック回路13と、キャ パシタC5に蓄積された電荷により生ずる電圧を増幅し て、メモリセルに記憶されていたデータを読み出すセン スアンプ回路5とを備えたことを特徴とするデータ記憶 装置を提供する。

本発明の実施の形態に係る強誘電体メモリの構成を示す回路図



【特許請求の範囲】

【請求項1】 プレート線とビット線との間に接続され たメモリセルを有するデータ記憶装置であって、

前記プレート線へ電圧を印加しても前記ビット線の電位 が変動しないよう、前記ビット線の電位を所定の電位に 保持する電位保持手段を備えたことを特徴とするデータ 記憶装置。

【請求項2】 メモリセルに記憶されたデータを読み出 すデータ読み出し回路であって、

供給された電荷を蓄積する電荷蓄積手段と、

前記データに応じて前記メモリセルに蓄積された電荷を 前記電荷蓄積手段へ転送する電荷転送手段と、

前記電荷蓄積手段に蓄積された電荷により生ずる電圧を 増幅して、前記メモリセルに記憶されていたデータを読 み出す増幅手段とを備えたことを特徴とするデータ読み 出し回路。

【請求項3】 ビット線と、前記ビット線に接続された メモリセルとを含むデータ記憶装置であって、

供給された電荷を蓄積する電荷蓄積手段と、

記憶されるデータに応じて前記メモリセルに蓄積され、 前記データの読み出し時に前記ビット線へ出力された電 荷を前記電荷蓄積手段へ転送する電荷転送手段と、

前記電荷蓄積手段に蓄積された電荷により生ずる電圧を 増幅して、前記メモリセルに記憶されていたデータを読 み出す増幅手段とを備えたことを特徴とするデータ記憶

【請求項4】 前記メモリセルは、

プレート電圧が供給されるプレート線と、

前記ピット線と前記プレート線との間に接続された強誘 電体コンデンサとを含む請求項3に記載のデータ記憶装 30

【請求項5】 前記電荷転送手段は、前記プレート電圧 が変動した場合においても前記ビット線の電位が変動し ないよう前記電荷を転送する請求項4 に記載のデータ記 憶装置。

【請求項6】 前記電荷転送手段は、前記電荷蓄積手段 へ負の電圧を充電することにより前記電荷を転送する請 求項3に記載のデータ記憶装置。

【請求項7】 前記電荷蓄積手段に転送された前記電荷 により生ずる電圧をレベルシフトして前記増幅手段へ供 40 給する電圧シフト手段をさらに備えた請求項3に記載の データ記憶装置。

【請求項8】 メモリセルに記憶されたデータを読み出 すデータ読み出し方法であって、

前記データに応じて前記メモリセルに蓄積された電荷を 電荷蓄積手段へ転送する転送ステップと、

前記電荷蓄積手段に蓄積された電荷により生ずる電圧を 増幅して、前記メモリセルに記憶されていたデータを読 み出す増幅ステップとを有することを特徴とするデータ 読み出し方法。

【請求項9】 前記メモリセルは、

プレート電圧が供給されるプレート線と、

前記ピット線と前記プレート線との間に接続された強誘 電体コンデンサとを含む請求項8に記載のデータ読み出 し方法。

【請求項10】 前記転送ステップでは、前記プレート 電圧が変動した場合においても前記ビット線の電位が変 動しないよう前記電荷を転送する請求項9に記載のデー タ読み出し方法。

10 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データ読み出し回 路とデータ読み出し方法及びデータ記憶装置に関するも のである。

[0002]

20

【従来の技術】図1は、従来の強誘電体メモリの構成を 示す回路図である。図1に示されるように、従来の強誘 電体メモリはワード線WL及びビット線BLと、強誘電 体コンデンサCFと、NチャネルMOSトランジスタ1 2, 14, 17A, 17B, 18A, 18B, T1E, PチャネルMOSトランジスタT8~T10と、キャパ シタ19, 22と、ノードNA, NBとを備える。な お、ビット線BLはビット線容量CBLを有する。

【0003】 ここで、NチャネルMOSトランジスタ1 4はゲートがワード線WLに接続され、ソース/ドレイ ンの一端がビット線BLに接続され、他端が強誘電体コ ンデンサCFに接続される。そして、強誘電体コンデン サCFの一端にはプレート線CPが接続される。

【0004】また、NチャネルMOSトランジスタ17 A, 17Bのゲートには電圧Vconが供給され、Nチ ャネルMOSトランジスタ17Aのソース/ドレインに は参照電圧V、。、が供給される。また、NチャネルM OSトランジスタ12のゲートには電圧VNが供給さ れ、NチャネルMOSトランジスタT1のゲートには電 圧RESが供給される。一方、PチャネルMOSトラン ジスタT8のゲートには電圧VPが供給される。

【0005】ととで、上記強誘電体メモリにおいては、 図1に示されるように、一つの強誘電体メモリセルは一 個のNチャネルMOSトランジスタ14と一個の強誘電 体コンデンサCFとにより構成される。そして、この強 誘電体コンデンサCFは、逆向きの分極状態をとること によって、1または0のデジタル情報を不揮発的に保持

【0006】次に、上記強誘電体メモリセルヘデータを 書きこむ場合の動作を説明する。まず、強誘電体メモリ セルへ「1」の情報を書き込む場合はビット線BLを接 地電位とし、「O」の情報を書き込む場合はビット線B Lを電源電位Vccとする。そしてこのとき、ワード線 WLを活性化してNチャネルMOSトランジスタ14を 50 導通状態とすると共に、プレート線CPを接地電位とし

た後に一旦電源電位Vccとして再び接地電位に戻す。 強誘電体コンデンサCFは、このように電圧が印加され ることによって所定の分極状態に遷移し、「1」または 「0」の情報を保持することになる。なお、データの書 き込みが終了した場合には、ビット線BLの電位は、接 地電位に戻される。

【0007】次に、上記強誘電体メモリセルからデータを読み出す場合の動作を説明する。この場合には、まずビット線BLの電位を接地電位とする。そしてワード線WLを活性化することによりNチャネルMOSトランジ 10スタ14を導通状態とすると共に、プレート線CPを接地電位から電源電位Vccまで移行させることにより、強誘電体コンデンサCFに分極している電荷をビット線BLに移動する。ここで、ビット線BLの電位は、強誘電体コンデンサCFの分極状態に応じて大きく又は小さく上昇する。

【0008】そして、例えばラッチ型センスアンブ回路は、上記ビット線BLの電位とリファレンス電位とを比較する。ここで、センスアンブ回路は初期状態において電源がオフとされ、二つの入力端子に電圧が入力された 20時点において電源が投入される。これにより、他方より高い電位を有する入力端子は電源電位Vccまで上昇し、他方より低い電位を有する入力端子は接地電位まで下降する。従って、上記のようなセンスアンプ回路により、強誘電体コンデンサCFに保持されたデータを読み出すことが可能となる。

【0009】図2は、図1に示された従来の強誘電体メモリのデータ読み出し動作を示すタイミングチャートである。まず図2(a)及び図2(b)に示されるように、電圧 V_{con} 及び電圧RESは共に時刻T1においる0で、0V(ロウレベル)から3V(ハイレベル)へ活性化される。これにより、図2(g)に示されるように、ビット線BLの電位は0Vに初期化される。なお、図2(a)に示されるように、電圧 V_{con} は時刻T4までハイレベルとされる。

【0010】次に、図2(c)に示されるように、時刻T2においてワード線WLが活性化され、NチャネルMOSトランジスタ14がオンする。そして、図2(d)に示されるように、時刻T3においてプレート線CPの電位が0Vから電源電位(3V)まで引き上げられる。このとき、図2(g)に示されるように、強誘電体コンデンサCFの分極電荷量に応じてビット線BLの電位がト見する

【0011】 CCで、例えば強誘電体コンデンサCFの 換算容量値が0.2pFの場合は実線、0.05pFの場合は 破線によりそれぞれ示される。従って、分極電荷量が大 きいほどビット線BLの電位は上昇し、強誘電体コンデ ンサCFの換算容量値が0.2pFの場合は0.5Vまで上昇 することが分かるが、このことについては後述する。

【0012】次に、図2(e)に示されるように、時刻

T5においてセンスアンプを構成するNチャネルMOSトランジスタ12のゲートに供給される電圧VNがハイレベルとされる。このとき、図2(h)及び図2(i)に示されるように、ノードNAの電位(ビット線BLの電位)がノードNBの電位(参照電圧V,e,)よりも低い場合には、破線で示されるようにノードNAの電位は0Vとなり、ノードNBの電位は参照電圧V,e,となる。一方、ノードNAの電位がノードNBの電位よりも高い場合には、実線で示されるようにノードNAの電位は変化せず、ノードNBの電位は0Vとなる。

【0013】次に、図2(f)に示されるように、時刻T6においてセンスアンプを構成するPチャネルMOSトランジスタT8のゲートに供給される電圧VPがロウレベルとされる。このとき、図2(h)及び図2(i)に示されるように、ノードNAの電位がノードNBの電位よりも低い場合には、破線で示されるようにノードNAの電位は0Vとなり、ノードNBの電位は3Vとなる。一方、ノードNAの電位がノードNBの電位よりも高い場合には、実線で示されるようにノードNAの電位は3Vとなり、ノードNBの電位は0Vとなる。

【0014】上記のように、ノードNA及びノードNBの一方の電位が0Vとされ他方の電位が3Vとされた後に、ノードNAの電位がビット線BLを介して伝達されることによって、強誘電体メモリセルに保持されていた情報が読み出されることになる。

【0015】以上のように、図1に示された従来の強誘電体メモリにおける情報読み出し過程では、強誘電体の分極状態に応じてビット線の電位が上昇する。とのとき、強誘電体の分極電荷量と該電極間に印加される電圧から算出される容量値を約0.2pF、ビット線の寄生容量を1pF、電源電圧を3Vとそれぞれ仮定すると、プレート線を0Vから3Vまで上昇させたときのビット線の電圧は図2(g)に示されるように、約3V×0.2pF/(0.2pF+1pF)により算出される0.5Vだけ上昇することになる。従って、該強誘電体に印加される電圧は(3V-0.5V)により算出され2.5Vとなる。

【0016】ところで、該強誘電体に印加される読み出し電圧を低電圧化する技術が材料の改良も含め盛んに研究されているが、読み出し電圧が小さいと十分に分極電荷を読み出すことが出来ないため、正確な情報読み出しに支障をきたして読み出しマージンの減少をもたらすという問題がある。

【0017】一方、携帯電話やモバイル機器の低電力化のため電源電圧も低下させることが強く求められている。ここで、仮にビット線容量を大きくすればビット線の電圧上昇は減少するが、このことは読み出し信号が小さくなることを意味するため、強誘電体メモリにおけるラッチ型センスアンプ回路においては、入力オフセット電圧の誤差により誤動作する可能性が高くなる。

50 【0018】従って、該ラッチ型センスアンプ回路は、

実際的にはビット線の電圧上昇が0.5V程度となるよう 容量比が設計される必要があるが、電源電圧が2 V 又は 1 V の場合には該電圧上昇を担保するのが難しいという 問題がある。

[0019]

【発明が解決しようとする課題】本発明は、上述の問題 を解消するためになされたもので、信頼性が高く消費電 力が低減されたデータ記憶装置と、該装置において採用 されるデータ読み出し回路及びデータ読み出し方法を提 供することを目的とする。

[0020]

【課題を解決するための手段】上記の目的は、プレート 線とビット線との間に接続されたメモリセルを有するデ ータ記憶装置であって、プレート線へ電圧を印加しても ビット線の電位が変動しないよう、ビット線の電位を所 定の電位に保持する電位保持手段を備えたことを特徴と するデータ記憶装置を提供することにより達成される。 【0021】また、本発明の目的は、メモリセルに記憶 されたデータを読み出す場合において、データに応じて メモリセルに蓄積された電荷を電荷蓄積手段へ転送し、 電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅 することによりメモリセルに記憶されていたデータを読 み出すことによって達成される。このような手段によれ ば、メモリセルに蓄積された電荷を確実に読み出すこと ができる。

【0022】ここで、上記メモリセルは、プレート電圧 が供給されるプレート線と、ビット線とプレート線との 間に接続された強誘電体コンデンサとを含むものとする ととができる。

【0023】そして上記においては、ブレート電圧が変 30 動した場合においてもビット線の電位が変動しないよう 電荷を転送すれば、強誘電体コンデンサに効率的に電圧 を印加することができる。

【0024】また本発明の目的は、ビット線と、ビット 線に接続されたメモリセルとを含むデータ記憶装置であ って、供給された電荷を蓄積する電荷蓄積手段と、記憶 されるデータに応じてメモリセルに蓄積され、データの 読み出し時にビット線へ出力された電荷を電荷蓄積手段 へ転送する電荷転送手段と、電荷蓄積手段に蓄積された 電荷により生ずる電圧を増幅して、メモリセルに記憶さ れていたデータを読み出す増幅手段とを備えたことを特 徴とするデータ記憶装置を提供することによって達成さ れる。このような手段によれば、メモリセルに蓄積され ビット線へ出力される電荷に応じて、確実にデータを読 み出すことができる。

【0025】ととで、電荷転送手段は、電荷蓄積手段へ 負の電圧を充電することにより電荷を転送するものとす ることができる。また、電荷蓄積手段に転送された電荷 により生ずる電圧をレベルシフトして増幅手段へ供給す 段の設計を容易化することができる。

[0026]

【発明の実施の形態】以下において、本発明の実施の形 態を図面を参照して詳しく説明する。なお、図中同一符 号は同一又は相当部分を示す。

【0027】本発明の実施の形態に係る強誘電体メモリ では、ビット線の電圧が接地電位から上昇しないように して、強誘電体メモリを構成する強誘電体コンデンサに 印加する最大電圧を電源電圧と同じ3 Vとする。 CC 10 で、ビット線の電位を接地電位のままとして、該強誘電 体からビット線へ流出した電荷量を測定する。

【0028】以下において、本実施の形態に係る強誘電 体メモリを詳しく説明する。図3は、本発明の実施の形 態に係る強誘電体メモリの構成を示す回路図である。図 3に示されるように、本実施の形態に係る強誘電体メモ リはセンスアンプ回路5と、電圧シフト回路7と、マイ ナス電圧発生回路9と、Vth発生回路11と、フィー ドバック回路13と、メモリセル領域15と、Nチャネ

ルMOSトランジスタT1と、PチャネルMOSトラン ジスタT2と、キャパシタC5と、スイッチ23A, 2 20 3Bとを備える。

【0029】そして、センスアンプ回路5は、Nチャネ ルMOSトランジスタ12, 17, 18A, 18BとP チャネルMOSトランジスタT8~T10と、キャパシ タ19と、ノードNA、NBとを含む。また、電圧シフ ト回路7はゲート回路20と、反転回路21及びキャパ シタC6を含む。また、フィードバック回路13は、キ ャパシタC1、C2と反転回路24及び抵抗素子25を 含み、メモリセル領域15はビット線BLとビット線容 量Cni、及び強誘電体コンデンサCFとプレート線C

【0030】また、メモリセル領域15には、ビット線 BLと強誘電体コンデンサCF、プレート線CP、及び ビット線容量C』、が含まれる。なお、ビット線容量C 。」は、回路図上において等価回路として表したビット 線BLの寄生容量を意味するものである。

【0031】とこで、電圧シフト回路7に含まれたキャ パシタC6はキャパシタC5と並列接続され、電圧シフ ト回路7の出力ノードはセンスアンプ回路5のノードN Aに接続される。また、マイナス電圧発生回路9はマイ ナスの電圧 V_{M N} を生成し、スイッチ23 Bを介してビ ット線BLへ供給する。

【0032】さらに、Vth発生回路11はしきい値電 圧VTHを生成し、スイッチ23Aを介してPチャネル MOSトランジスタT2のゲートへ供給する。また、フ ィードバック回路13は、ビット線BLとPチャネルM OSトランジスタT2のゲートとの間に接続される。

【0033】なお、スイッチ23Aは供給される電圧V swに応じて制御され、スイッチ23Bは供給される電 る電圧シフト手段をさらに備えたものとすれば、増幅手 50 圧Vswmに応じて制御される。また、センスアンプ回

路5 に含まれたNチャネルMOSトランジスタ17のゲートには電圧 V_{con} が供給され、ソース/ドレインには参照電圧 V_{ref} 2が供給される。

【0034】図4は、図3に示された本実施の形態に係る強誘電体メモリをより具体的に示す具体例である。ここで、図4に示されるように、マイナス電圧発生回路9はダイオード接続されたPチャネルMOSトランジスタT6により構成され、Vth発生回路11はキャバシタC4と、それぞれダイオード接続されたPチャネルMOSトランジスタT4、T5とにより構成される。ここで、キャパシタC4を構成する一方の電極には電圧Vcvが供給される。

【0035】また、スイッチ23AはキャパシタC3と、PチャネルMOSトランジスタT3、及びダイオード接続されたPチャネルMOSトランジスタT7とにより構成され、キャパシタC3を構成する一方の電極には電圧 V_{S} が供給される。

【0036】なお、図4に示されるように、キャパシタ C5を構成する一方の電極とゲート回路20へは接地電 圧の代わりに電圧V_{GM}を供給してもよい。

【0037】上記のように、本実施の形態に係る強誘電体メモリにおいては、使用する負電圧はPチャネルMOSトランジスタとキャバシタにより生成する構成をとっており、負電源を必要としない。また、PチャネルMOSトランジスタのNウェルバックゲート電位は一般的には電源電圧レベルとされるが、低耐圧のトランジスタでも使用できるよう負電圧が使用されるPチャネルMOSトランジスタにおいては、Nウェルバックゲート電位が0Vとされる。

【0038】以下において、図3に示された本実施の形 30 態に係る強誘電体メモリの動作を、図5に示されたタイ ミングチャートを参照しつつ説明する。

【0039】まず、図5(a)に示されるように、NチャネルMOSトランジスタT1のゲートに供給される信号RESが時刻T1においてハイレベルに活性化されると、図5(f)に示されたビット線BLの電位は接地電位に初期化される。一方このとき、図5(d)に示されることにより電圧とされる。すなわち、まず最初に信号位に初期化される。一方このとき、図5(d)に示されるように、時刻T1から時刻T2までの間において電圧 V_{s} v がロウレベルとされることによりスイッチ23A がオンされ、PチャネルMOSトランジスタT2のゲートにしきい値電圧VTHが印加される。 ない、N が ないとされることによりキャバシタC5 の電圧降下を生じ+0.7Vのクランプ回路として働く。 かって、電圧V $_{s}$ v が 3 V とされることによりキャバ

【0040】 CCで、図4に示されたVth発生回路11において、PチャネルMOSトランジスタT5はダイオード接続されているので、+0.7Vのクランプ回路として働くと共に、キャバシタC4へ充電させる意義を持つ。従って、電圧Vcvを3VとするとキャバシタC4には約2.3Vだけ充電される。一方、PチャネルMOSトランジスタT4もダイオード接続され約0.7Vの電圧降下を生じさせるため、-0.7Vのクランプ回路として働くと共に、電圧VTHを-0.7Vより下げないように

する意義を持つ。従って、電圧V_G v を0 Vとすると電 圧V T H は約-0.7V となる。

【0041】このとき、電圧VTHはPチャネルMOSトランジスタT2のしきい値電圧とほぼ等しいため、PチャネルMOSトランジスタT2は非導通状態(オフ状態)と導通状態(オン状態)の中間状態となる。これより、少しでもゲート電圧が下降すればオン状態となり、ゲート電圧が上昇すればオフ状態となる。そして、PチャネルMOSトランジスタT2のゲート電圧を設定した後の時刻T2において、PチャネルMOSトランジスタT3がオフされる。

【0042】また、PチャネルMOSトランジスタT3のゲートには電圧Vswに応じた電圧が供給される。ここで、PチャネルMOSトランジスタT7はダイオード接続になっているため、約0.7Vの電圧降下を生じ+0.7Vのクランプ回路として働く。従って、電圧Vswを3Vとすると、PチャネルMOSトランジスタT3のゲートには+0.7Vが供給されるためオフ状態になると共に、キャパシタC3には2.3Vが充電される。次に電圧20Vswを0Vにすると、PチャネルMOSトランジスタT3のゲートには-2.3Vが供給されるためオン状態になる。

【0043】そして、図5(a)に示されるように、時刻T3において信号RESがロウレベルに不活性化され、N5ャネルM0SトランジスタT1がオフされる。次に、図5(b)に示されるように、時刻T4において電圧 V_{SVM} がロウレベルとされ、スイッチ23B8がオンされる。これにより、マイナス電圧発生回路9において発生された負の電圧はスイッチ23B8を導通し、図5(j)に示されるように、電圧 V_{MN} 1は例えば約-2.31、Vとなる。なお、上記電圧 V_{MN} 10値は-31、V等となるように設計してもよい。

【0044】ととで、図4に示される具体例において は、PチャネルMOSトランジスタT6とキャパシタC 5, C6及び電圧V_{GM}を制御することにより電圧V NN が負の電圧とされる。すなわち、まず最初に信号S ELがハイレベルとされることによりキャパシタC5. C6が並列接続される。次に、PチャネルMOSトラン ジスタT6はダイオード接続されているため、約0.7V 従って、電圧Vg M が3 V とされることによりキャパシ タC5, C6には約2.3V充電され、次に電圧V_{GM}を 0 V とすることにより電圧 V_{M} N が -2.3 V とされる。 【0045】また、図3に示された電圧シフト回路7 は、電圧V_{M N} を約2.3V だけ正方向へシフトした電圧 を出力する回路とされる。すなわち、電圧V_{MN} は負電 圧とされるが、負電圧を使用する回路は一般に設計面や 消費電力の面において問題を生じるため、該電圧Vmn を正電圧の領域までシフトさせることにより、次段に接 50 続されるラッチ型のセンスアンプ回路5を正電圧の範囲

で使用するようにするものである。

【0046】 ここで、図5(c) に示されるように、時 刻T1から時刻T5までの間において信号SELがハイ レベルとされ、キャパシタC6の一方の電極は接地され る。そして、時刻T5以降において信号SELのレベル がロウレベルとされると、上記電極がセンスアンプ回路 5のノードNAに接続される。これにより、ノードNA の電位は電圧V_{M N} に対し約2.3Vだけ高い電圧とな る。

【0047】次に、図5(c)に示されるように、時刻 10 T6においてブレート線CPの電位が接地電位から電源 電圧電位Vccへ遷移されると、強誘電体コンデンサC Fからビット線BLへ電荷が放出され、ビット線BLの 電位が上昇する。このとき、ビット線BLの電位が接地 電位より上昇すると、フィードバック回路13によりP チャネルMOSトランジスタT2のゲート電圧が下げら れる。これより、PチャネルMOSトランジスタT2が オンし、ソース・ドレイン間に電流が流れるため、ビッ ト線BLの該電荷は負の電圧V_{MN} を有する部分へ流れ 込む。

【0048】従って、図5(j)に示されるように電圧 V_{M N} は時刻T6において上昇すると共に、図5(f) に示されるようにビット線BLの電位はロウレベルに保 たれる。ここで、ビット線BLの電圧が変化しないとい うことは、換言すれば、ビット線BLが低インピーダン ス状態であることを意味する。

【0049】なお、上記のようにビット線BLに読み出 された電荷を、PチャネルMOSトランジスタT2を介 して負の電圧V_{M N} を有する部分へ転送する回路は、電 荷転送回路と呼ぶことができる。

【0050】また、上記における電圧Vм N はキャパシ タC5の両電極間に印加される電圧でもあり、結果的に は強誘電体コンデンサCFに蓄積された電荷は、全てキ ャパシタC5に転送されビット線BLの電位上昇が回避 される。これより、キャパシタC5の電圧は強誘電体コ ンデンサCFの分極電荷量に応じて変化することにな る。

【0051】ここで、キャパシタC5の上記電圧は、キ ャパシタC6を介してセンスアンプ回路5のノードNA に接続されているため、図5(j)及び図5(k)に示 されるように時刻T6においては、ノードNAの電位は 電圧 V_M N と同じ大きさだけ上昇することとなる。ま た、センスアンプ回路5に供給する参照電圧Vref2 を適当に選ぶことにより、強誘電体コンデンサCFの分 極状態を検出することが可能である。

【0052】すなわち、図5(g)に示されるように、 NチャネルMOSトランジスタ17のゲートに供給する 電圧Vconを、時刻T6近傍の所定期間ハイレベルに 活性化することによりNチャネルMOSトランジスタ1 7をオンし、ノードNBへ参照電圧Vref2を供給す 50 なる。 本発明においては、ビット線電位を変化させな

る。

【0053】そして、図5(h)及び図5(i)に示さ れるように、時刻T7においてNチャネルMOSトラン ジスタ12のゲートに供給する電圧VNをハイレベルに 活性化させ、時刻T8においてPチャネルMOSトラン ジスタT8のゲートに供給する電圧VPをロウレベルに 活性化させる。これにより、ノードNAの電位がノード NBの電位(参照電圧Vref2)より高い場合には、 図5(k)の実線に示されるように、ノードNAの電位 は電源電圧レベル (3 V) まで上昇し、ノードNAの電 位がノードNBの電位 (参照電圧Vref2) より低い 場合には、図5(k)の破線に示されるように、ノード NAの電位は接地電圧レベル(OV)まで下降する。 【0054】以上より、本実施の形態に係る強誘電体メ モリにおいては、時刻T8以降におけるノードNAの電 位を調べることにより、ビット線BLの電位を接地電位 より上昇させることなく、強誘電体コンデンサCFの分 極状態 (強誘電体メモリセルに記憶されたデータ) を読

20 【0055】また、上記本発明の実施の形態に係る強誘 電体メモリは、負の電圧をキャパシタC5の一方の電極 へ供給し、データの読み出しに際してビット線BLに生 じた電荷をキャパシタC5へ流れるようにすることによ って、ビット線BLの電圧上昇を防ぐと共に、キャパシ タC5の電圧値を調べることにより強誘電体コンデンサ CFの分極状態を検出するものであるといえる。

み取ることができる。

30

【0056】従って、本発明の実施の形態に係る強誘電 体メモリによれば、強誘電体コンデンサCFが保持する 電荷を確実に読み出すことにより、データの読み出し精 度を向上させて強誘電体メモリの信頼性を高めると共 に、ビット線BLの電圧上昇を回避して強誘電体コンデ ンサCFに対する印加電圧を従来より効率的に高められ ることとし、強誘電体メモリの消費電力を低減すること

【0057】なお、本発明の実施の形態に係る強誘電体 メモリによれば、データの読み出しにおいてビット線B Lの電位が一定とされるため、ビット線BL同士におけ るノイズの影響も低減することができる。

【0058】また、従来はメモリセルから電荷が読み出 されるとビット線の電位が上昇する。そして、ビット線 の電位が上昇することによって、プレート線とビット線 の間にあるメモリセルに印加される電圧は小さくなるた め、読み出せる電荷量は少なくなってしまう。そのた め、ビット線容量を増加させてビット線の電圧上昇を防 ぐこともできるが、この場合には読み出せる信号の電圧 が小さくなり問題である。

【0059】従って、セルに印加される電圧を大きくし つつ読み出し信号も大きくするために、ビット線容量と セル容量の比率を最適化する必要があり、設計の障害と (7)

12

い読み出し方法を実現することにより、ビット線容量や セル容量を自由に設定することができるため、プロセス にあわせて自由に設定できる。

11

(付記1) プレート線とビット線との間に接続されたメモリセルを有するデータ記憶装置であって、前記プレート線へ電圧を印加しても前記ビット線の電位が変動しないよう、前記ビット線の電位を所定の電位に保持する電位保持手段を備えたことを特徴とするデータ記憶装置。

(付記2)メモリセルに記憶されたデータを読み出すデータ読み出し回路であって、供給された電荷を蓄積する 10 電荷蓄積手段と、前記データに応じて前記メモリセルに蓄積された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備えたことを特徴とするデータ読み出し回路。

(付記3)ビット線と、前記ビット線に接続されたメモリセルとを含むデータ記憶装置であって、供給された電荷を蓄積する電荷蓄積手段と、記憶されるデータに応じて前記メモリセルに蓄積され、前記データの読み出し時 20 に前記ビット線へ出力された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備えたことを特徴とするデータ記憶装置。

(付記4)前記メモリセルは、ブレート電圧が供給されるプレート線と、前記ビット線と前記プレート線との間 に接続された強誘電体コンデンサとを含む付記3 に記載のデータ記憶装置。

(付記5)前記電荷転送手段は、前記プレート電圧が変 30 動した場合においても前記ピット線の電位が変動しない よう前記電荷を転送する付記4に記載のデータ記憶装 置。

(付記6)前記電荷転送手段は、前記電荷蓄積手段へ負の電圧を充電することにより前記電荷を転送する付記3 に記載のデータ記憶装置。

(付記7)前記電荷蓄積手段に転送された前記電荷により生ずる電圧をレベルシフトして前記増幅手段へ供給する電圧シフト手段をさらに備えた付記3に記載のデータ記憶装置。

(付記8)前記電荷転送手段では、負の電圧を導通する スイッチング素子としてP型トランジスタが使用される 付記3に記載のデータ記憶装置。

(付記9)メモリセルに記憶されたデータを読み出すデータ読み出し方法であって、前記データに応じて前記メモリセルに蓄積された電荷を電荷蓄積手段へ転送する転送ステップと、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅ステップとを有することを特徴とするデータ読み出し方法。

(付記10)前記メモリセルは、プレート電圧が供給されるプレート線と、前記ピット線と前記プレート線との間に接続された強誘電体コンデンサとを含む付記9に記載のデータ読み出し方法。

(付記11)前記転送ステップでは、前記プレート電圧が変動した場合においても前記ビット線の電位が変動しないよう前記電荷を転送する付記10に記載のデータ読み出し方法。

【発明の効果】上述の如く、本発明に係るデータ読み出し回路とデータ読み出し方法、及びデータ記憶装置によれば、メモリセルに蓄積された電荷を確実に読み出すことができるため、信頼性の高い読み出し動作を実現することができる。

【0060】 ことで、上記メモリセルに供給されるプレート電圧が変動する場合においてもビット線の電位が変動しないよう電荷を転送すれば、強誘電体コンデンサに効率的に電圧を印加することができるため、消費電力を低減することができる。

【図面の簡単な説明】

0 【図1】従来の強誘電体メモリの構成を示す回路図であ ス

【図2】図1に示された強誘電体メモリのデータ読み出し動作を示すタイミングチャートである。

【図3】本発明の実施の形態に係る強誘電体メモリの構成を示す回路図である。

【図4】図3に示された強誘電体メモリの具体例を示す 回路図である。

【図5】図4に示された強誘電体メモリの動作を示すタイミングチャートである。

30 【符号の説明】

1,5 センスアンプ回路

3. 15 メモリセル領域

7 電圧シフト回路

9 マイナス電圧発生回路

11 Vth発生回路

13 フィードバック回路

12, 14, 17, 17A, 17B, 18A, 18B,

T1 NチャネルMOSトランジスタ

19, 22, C1~C6 キャパシタ

40 20 ゲート回路

21.24 反転回路

23A, 23B スイッチ

25 抵抗素子

BL ビット線

CP プレート線

C_{B L} ビット線容量


CF 強誘電体コンデンサ

T2~T10 PチャネルMOSトランジスタ

NA, NB ノード


【図1】

従来の強誘電体メモリの構成を示す回路図




【図2】

図1に示された強誘電体メモリのデータ 継み出し動作を示すタイミングチャート




【図3】

本発明の実施の影態に係る強誘電体メモリの構成を示す回路図



【図4】

図3に示された強誘電体メモリの具体例を示す回路図



【図5】

図4に示された強誘電体メモリの動作を示す タイミングチャート

